基本信息
源码名称:FIR滤波器源码 Verilog FPGA设计
源码大小:0.56M
文件格式:.rar
开发语言:MATLAB
更新时间:2020-04-24
   友情提示:(无需注册或充值,赞助后即可获取资源下载链接)

     嘿,亲!知识可是无价之宝呢,但咱这精心整理的资料也耗费了不少心血呀。小小地破费一下,绝对物超所值哦!如有下载和支付问题,请联系我们QQ(微信同号):813200300

本次赞助数额为: 2 元 
   源码介绍

└─FIR
    │  COFFICIENT.dat
    │  FIR滤波器说明.pdf
    │  quantization.m
    │  sin_1MHz_gen.m
    │  
    ├─scr
    │      fir_filter.asv
    │      fir_filter.v
    │      signal_gen0.v
    │      tb_fir_filter.v
    │      
    └─sim
        │  out_data.dat
        │  signal_1m.dat
        │  signal_1m.dat.bak
        │  signal_data.dat
        │  vsim.wlf
        │  work.cr.mti
        │  work.mpf
        │  
        └─work
            │  _info
            │  _vmake
            │  
            ├─fir_filter
            │      verilog.asm
            │      verilog.rw
            │      _primary.dat
            │      _primary.dbs
            │      _primary.vhd
            │      
            ├─signal_gen0
            │      verilog.asm
            │      verilog.rw
            │      _primary.dat
            │      _primary.dbs
            │      _primary.vhd
            │      
            ├─tb_fir_filter
            │      verilog.asm
            │      verilog.rw
            │      _primary.dat
            │      _primary.dbs
            │      _primary.vhd
            │      
            └─_temp
                    vlog4gf2c2
                    vlog4gk2cb
                    vlogdj40z3
                    vloghw15yk
                    vlogm8na6t
                    vlogv2m9mn